Arty Z7-20 の立ち上げめも

■ボードの設定

board filesをダウンロードする
https://github.com/Digilent/vivado-boards/tree/master/new/board_files/arty-z7-20/A.0

Vivadoの該当フォルダにコピーする
C:\Xilinx\Vivado\2017.3\data\boards\board_files

■Vivadoプロジェクトの作成

Arty-Z7-20-templateをダウンロード
https://github.com/Digilent/Arty-Z7-20-template
Arty-Z7-20-templateをコピーして、好きな名前に変更する

projフォルダの、create_project.tcl　をテキストエディタで開く
set proj_name "TEMPLATE"のTEMPLATEを、好きなプロジェクト名に変更して保存する

Vivadoを起動する

Tcl Console　で、create_project.tcl　のフォルダに移動する
例：cd C:/Users/xxxx/Xilinx/prj/Arty-Z7-20-template/proj
pwd でフォルダ移動できているか確認する

source ./create_project.tclを実行する

■PLの作成

Block Design　を作成するIP INTEGRATOR -> Create Block Design -> OK

Diagramでブロックを配置する「＋」 -> zynq -> ZYNQ7 Processing System
「＋」 -> gpio -> AXI GPIO

自動配線するRun Connection Automation -> All Automation ->OK

ボード設定するRun Block Automation

きれいに並べるくるっとした矢印 (Regenerate Layout)

Wrapperを作るSource -> design_1を右クリック -> Create HDL wrapper -> OK

論理合成する再生マーク (Run Synthesis) -> OK
右上のくるくるが終わるまで待つ（数分かかる）
Run Implementation -> OK -> OK
右上のくるくるが終わるまで待つ（数分かかる）
Generate Bitstream -> OK -> OK
右上のくるくるが終わるまで待つ（数分かかる）

FPGAに書き込むArty Z7をPCのUSBに接続する
Open Hardware Manager -> Open Target -> Auto Connect
Program device -> Program

SDKの準備File -> Export -> Export Hardware -> Include bitstream -> OK

SDKの起動File -> Launch SDK -> OK

■PSの作成

projectの作成File -> New -> Application Project
Project name　に好きな名前を入力 -> NEXT
Hello world -> Finish

ソースの作成hello -> helloworld.c を開く

Tera Termの準備シリアル 115200bps

実行Run -> Launch on Hardware (System Debugger) -> OK
Tera Termに "Hello World" が出ればOK